Dem zunehmenden Bedarf an leistungsfähigeren, schnelleren und effizienteren Rechenkapazitäten begegnet man mit immer schwierigeren Material- und Konstruktionsproblemen, während Versuche zur Leistungsskalierung fortgesetzt werden. Wie am veröffentlicht Natur (öffnet in neuem Tab)MIT-Ingenieure haben einen neuen Siliziumherstellungsprozess entwickelt, bei dem drei Atome dicke, atomar dünne Transistoren (ATTs) auf bereits vorhandene Chipschaltkreise aufgebracht werden – im Wesentlichen „wachsen“ sie zu hochdichten Hochleistungs-Computing-Stacks.
Der neuartige Ansatz des Teams sieht aus wie additive Fertigung und trägt eine sehr gleichmäßige, drei Atome dicke Schicht aus 2D-Übergangsmetall-Dichalkogenid (TMD)-Materialien über einen gesamten 8-Zoll-, vollständig hergestellten Siliziumwafer auf. Jede neue TMD-Schicht ermöglicht eine dichtere Integration zwischen dem darunter liegenden Chip und den hinzugefügten Transistorstapeln, wodurch die Leistung mit beispielloser Dichte verbessert wird.
Das 2D-Basismaterial, Molybdändisulfid, ist ein flexibles und transparentes Material, das in Bezug auf die elektrische und photonische Leitfähigkeit alle Kriterien erfüllt, was es zu einem erstklassigen Kandidaten für den Bau von Halbleitertransistoren macht. Es besteht aus einer einatomigen Molybdänschicht, die zwischen zwei Sulfidatomen eingeschlossen ist.
Mehr braucht es nicht, um einen modernen Transistor herzustellen: drei Atome.
Das ist der Punkt, an dem sich die Skalierungsvorteile wirklich zeigen, wie Jiadi Zhu, ein Student der Elektrotechnik und Informatik und Co-Hauptautor des Artikels über diese neue Technik, erklärt. „Die Verwendung von 2D-Materialien ist eine leistungsstarke Möglichkeit, die Dichte einer integrierten Schaltung zu erhöhen. Was wir tun, ist wie der Bau eines mehrstöckigen Gebäudes. Wenn Sie nur eine Etage haben, was der herkömmliche Fall ist, wird es nicht viele Menschen aufnehmen“, sagte Zhu gegenüber MIT News. „Aber mit mehr Stockwerken“, fügte er hinzu, „wird das Gebäude mehr Menschen aufnehmen, die erstaunliche neue Dinge ermöglichen können. Dank der heterogenen Integration, an der wir arbeiten, haben wir Silizium als erste Etage und dann können wir viele Etagen aus 2D-Materialien direkt darüber integrieren.“
Einige wichtige Aktualisierungen lassen diesen neuen Designprozess als möglichen Ort für die zukünftige Chipherstellung „wachsen“. Normalerweise erfordert das Aufwachsen oder Abscheiden von 2D-Schichten auf einem CMOS-Wafer Temperaturen um die 600 Grad Celsius. Das Problem dabei ist, dass Siliziumschaltungen bei Temperaturen von 400 Grad Celsius oder mehr zum Zusammenbruch neigen.
Wichtig ist, dass der vom MIT-Team entworfene neue „Wachstums“-Prozess unter Berücksichtigung dieser Einschränkungen entwickelt wurde. Sie entwickelten einen doppelten chemischen Gasphasenabscheidungsprozess, der zwei Kammern umfasst, die bei unterschiedlichen Temperaturen arbeiten: Der Molybdänvorläufer bleibt im Niedertemperaturbereich der Kammern (der unter der für elektronische Schaltkreise schädlichen Schwelle von 400 Grad Celsius bleibt), während der Schwefel durchströmt im Hochtemperaturbereich (über 550 Grad Celsius) zersetzt, wodurch es später im TMD-Abscheidungsprozess mit dem Molybdän reagieren kann.
Eine weitere Innovation besteht darin, dass es zum ersten Mal möglich ist, die atomar dünnen Transistoren als eine einzige ununterbrochene Schicht über den gesamten Zielchip oder -wafer „aufwachsen“ zu lassen. Frühere Techniken (und ihre Grenzen) führten zu Prozessen, bei denen Forscher die Schichten auf einem anderen Medium wachsen ließen und sie später im Prozess auf den Chip selbst übertrugen. Dies führte häufig zu Unvollkommenheiten, da die Schicht nicht perfekt auf den Siliziumchips lag, die ihr Ziel waren. Und Sie können sich die Schwierigkeit vorstellen, die fast atomdünnen Strukturen des Chips mit den Schichten selbst auszurichten.
Durch die verschiedenen von den MIT-Ingenieuren erreichten Prozessverbesserungen, die die hochmodernen MIT.Nano-Anlagen nutzten, gelang es den Forschern, ein hohes Maß an Schichtgleichmäßigkeit und -qualität im 8-Zoll-Wafermaßstab zu demonstrieren, der für moderne Herstellungsprozesse erforderlich ist . Die Arbeit verlagert sich nun auf die Möglichkeit, die Technik zu verfeinern und die Anzahl der gestapelten Transistorschichten zu erhöhen, während alternative, flexible Abscheidungsoberflächen untersucht werden, die in einen Mikroschaltkreis umgewandelt werden könnten, wie Polymere, Textilien oder sogar Papier (denken Sie an verarbeitungsfähige Notizbücher, Kleidung und andere Anwendungen).