Diese Woche sagte Tachyum, dass es ihm durch den Einsatz der neuesten EDA-Tools (Electronic Design Automation) gelungen sei, 50 % mehr Kerne in seinen Prodigy-Prozessor zu quetschen und gleichzeitig die Chipgröße nur um 20 % zu erhöhen. Der 192-Kern-Chip scheint derzeit nicht in Silizium zu existieren und das Unternehmen gab nicht bekannt, wann es mit der Bemusterung oder Auslieferung dieser Prozessoren an interessierte Parteien beginnen will.
Letztes Jahr verklagte Tachyum Cadence wegen der Bereitstellung von IP, das nicht seinen Erwartungen entsprach, und musste auf IP von einem oder mehreren anderen Anbietern wechseln. Aus diesem Grund mussten auch die RTL-Simulations- und Layout-Tools geändert werden. Das Unternehmen gab nicht bekannt, welche EDA-Tools es für die Prodigy-Entwicklung verwendet, behauptet jedoch, dass die neuen Programme es ihm ermöglichten, verschiedene Parameter zu optimieren, was zu einer 50-prozentigen Steigerung der Kernzahl (von 128 auf 192) und einer Erhöhung von L2/L3 führte Cache von 128 MB auf 192 MB und ein Sprung in SERDES von 64 auf 96 pro Chip. Die Chipgröße des Prozessors stieg von 500 mm2 auf 600 mm2, also um etwa 20 %.
Tachyum behauptet, dass es mehr seiner universellen Kerne innerhalb der Retikelgrenze von 858 mm2 unterbringen könnte, die Leistung aller Kerne würde durch die Speicherbandbreite eingeschränkt, selbst wenn sie mit 16 DDR5-Kanälen gepaart würden, die mit einer Datenübertragungsrate von 7200 MT/s arbeiten.
„Wir haben mit unseren neuen EDA-Tools für das physikalische Design bessere Ergebnisse und ein besseres Timing erzielt“, sagte Dr. Radoslav Danilak, Gründer und CEO von Tachyum. “[…] Während wir keine andere Wahl hatten, als die EDA-Tools zu ändern, arbeitete unser Team für physisches Design (PD) hart daran, das physische Design und die Optimierungen mit den neuen PD-Tools zu überarbeiten, während wir uns der Massenproduktion nähern.“
Tachyums Prodigy ist ein vielseitiger Prozessor mit bis zu 192 einzigartigen 64-Bit-VLIW-Kernen, die über zwei 1024-Bit-Vektoreinheiten, eine 4096-Bit-Matrixeinheit, einen 64-KB-Befehlscache, einen 64-KB-Datencache und einen 1-MB-L2-Cache verfügen. Interessanterweise können ungenutzte L2-Caches von anderen Kernen als zusätzlicher L3-Cache umfunktioniert werden.
Wenn Prodigy nativen Code ausführt, können geeignete Compileroptimierungen eine 4-Wege-Out-of-Order-Verarbeitung ermöglichen (trotz der Tatsache, dass VLIW in der richtigen Reihenfolge sein soll). Darüber hinaus ermöglicht die Befehlssatzarchitektur von Prodigy eine verbesserte Parallelität durch spezielle „Poison Bits“.
Die vielleicht interessanteste Besonderheit des Prodigy-Prozessors besteht laut Tachyum darin, dass er x86-, Arm-, CUDA- und RISC-V-Binärdateien emulieren kann, ohne die Leistung zu beeinträchtigen. Trotz der Herausforderungen, mit denen VLIW-Prozessoren bei der Emulation von x86-Code in der Vergangenheit konfrontiert waren, ist Tachyum hinsichtlich seiner Leistung optimistisch, auch wenn bestimmte Übersetzungen zu einem Rückgang um 30–40 % führen könnten.