Samsung hat vor etwa einem Jahr offiziell mit der Großserienproduktion von Chips auf Basis seiner SF3E-Prozesstechnologie (3-nm-Klasse, Gate-Allround-Frühverfahren) begonnen, aber kein Fabless-Chipdesigner hat jemals bestätigt, dass es diesen Knoten für seine Produkte verwendet. Aber TechInsights in letzter Zeit entdeckt dass MicroBT’s Whatsminer M56S++ cryptominer verfügt über einen anwendungsspezifischen integrierten Schaltkreis (ASIC), der tatsächlich mit dem SF3E-Prozess von Samsung hergestellt wird.
ASICs, die zum Mining von Kryptowährungen verwendet werden, sind in der Regel kleine Geräte mit einer relativ geringen Transistorzahl, ähnlichen sich wiederholenden Logikstrukturen und einer minimalen Anzahl von SRAM-Bitzellen. Generell eignen sich solche Chips und insbesondere der Whatsminer M56S++ aufgrund ihrer einfachen Herstellung sehr gut als Rohrreiniger für modernste Fertigungstechnologien. Für Samsung Foundry ist es absolut sinnvoll, seinen SF3E für Chips wie Kryptowährungs-Mining-ASICs zu verwenden.
Leider wissen wir nicht viel über den Whatsminer M56S++ ASIC, außer dass die auf diesem Chip basierende Mining-Maschine des MictoBT eine Hashrate von 240–256 Th/s und eine Energieeffizienz von 22 J/T hat. Wer mehr über den Chip erfahren möchte, dem empfehlen wir den Kauf eines entsprechenden Reports von TechInsights.
Leider ist derzeit nicht bekannt, ob Samsungs SF3E derzeit für Anwendungen verwendet wird, die über Kryptowährungs-Mining-Chips hinausgehen. Aber offiziell sagt Samsung, dass es Produkte mit seinem neuesten Prozessknoten herstellt.
„Wir produzieren den 3-Nano-Prozess der 1. Generation in Massenproduktion mit stabilen Erträgen und entwickeln auf der Grundlage dieser Erfahrung den Prozess der 2. Generation, um noch größere Massenproduktionsmöglichkeiten zu gewährleisten“, heißt es in einer von Samsung veröffentlichten Finanzerklärung.
Im Vergleich zur 5-nm-Klassentechnologie der 2. Generation (SF5, 5LPP) von Samsung verspricht SF3E (auch bekannt als 3GAE), den Stromverbrauch eines Chips um bis zu 45 % zu senken und dabei die Komplexität und Frequenz beizubehalten, oder die Leistung bei ähnlichem Wert um 23 % zu steigern Transistoranzahl und Takte. Darüber hinaus kann die von einem integrierten Schaltkreis (IC) eingenommene Fläche um 16 % reduziert werden. Das Unternehmen hat kürzlich seinen 3-nm-Klasse-Prozess der zweiten Generation namens SF3 detailliert beschrieben.