Wir haben in den letzten Monaten mehrmals von HBM4-Speicher gehört, und diese Woche gab Samsung bekannt, dass die Einführung von HBM4 bis 2025 erwartet wird. Der neue Speicher wird über eine 2048-Bit-Schnittstelle pro Stapel verfügen, doppelt so breit wie die 1024-Bit-Schnittstelle von HBM3. bisschen.
„Mit Blick auf die Zukunft wird erwartet, dass HBM4 bis 2025 eingeführt wird, wobei Technologien, die für hohe thermische Eigenschaften optimiert sind, in der Entwicklung sind, wie z. B. nichtleitende Filmmontage (NCF) und Hybrid-Kupfer-Bonding (HCB),“ SangJoon Hwang, EVP und Leiter des DRAM-Produktbereichs und Technologieteam bei Samsung Electronics, schrieb in einem Unternehmensblogbeitrag.
Obwohl Samsung mit der Einführung von HBM4 im Jahr 2025 rechnet, wird die Produktion voraussichtlich zwischen 2025 und 2026 beginnen, da die Industrie noch einiges an Vorbereitungen für die Technologie leisten muss. In der Zwischenzeit wird Samsung seinen Kunden seine HBM3E-Speicherstacks mit einer Datenübertragungsrate von 9,8 GT/s anbieten, die eine Bandbreite von 1,25 TB/s pro Stack bieten.
Anfang dieses Jahres gab Micron bekannt, dass „HBMNext“-Speicher etwa im Jahr 2026 auf den Markt kommen würde und Kapazitäten pro Stapel zwischen 32 GB und 64 GB und eine Spitzenbandbreite von 2 TB/s pro Stapel oder mehr bieten würde – ein deutlicher Anstieg gegenüber den 1,2 TB/s pro Stapel bei HBM3E . Um einen 64-GB-Stack aufzubauen, benötigt man einen 16-Hi-Stack mit 32-GB-Speichergeräten. Obwohl 16-Hi-Stacks sogar von der HBM3-Spezifikation unterstützt werden, hat bisher noch niemand solche Produkte angekündigt und es sieht so aus, als würden solch dichte Stacks erst mit HBM4 auf den Markt kommen.
Um HBM4-Speicherstacks, einschließlich 16-Hi-Stacks, herzustellen, muss Samsung einige von SangJoon Hwang erwähnte neue Technologien verfeinern. Eine dieser Technologien heißt NCF (non-conductive film) und ist eine Polymerschicht, die TSVs an ihren Lötstellen vor Isolierung und mechanischen Stößen schützt. Eine weitere Möglichkeit ist HCB (Hybrid Copper Bonding), eine Verbindungstechnologie, die Kupferleiter und Oxidfilmisolatoren anstelle von herkömmlichem Lot verwendet, um den Abstand zwischen DRAM-Geräten zu minimieren und kleinere Bumps zu ermöglichen, die für eine 2048-Bit-Schnittstelle erforderlich sind.