Intel demonstriert die KI-Beschleunigung von Meteor Lake für PCs, Details zur VPU-Einheit


Meteorsee

(Bildnachweis: Intel)

Für die Computex 2023 gab Intel neue Details zu seinem neuen KI-fokussierten VPU-Silizium bekannt, das in den neuen Meteor-Lake-Chips des Unternehmens erstmals zum Einsatz kommen wird. Das Unternehmen erläuterte außerdem seine Bemühungen, das KI-Ökosystem für seine kommenden Meteor-Lake-Chips zu ermöglichen. Intel plant, bis Ende des Jahres die Meteor-Lake-Prozessoren auf den Markt zu bringen. Dabei handelt es sich um die ersten Prozessoren, die ein gemischtes Chiplet-basiertes Design verwenden, das Intel- und TSMC-Technologie in einem Paket vereint. Die Chips werden zuerst in Laptops landen und sich auf Energieeffizienz und Leistung bei lokalen KI-Workloads konzentrieren, aber verschiedene Versionen des Designs werden auch auf Desktop-PCs verfügbar sein.

Sowohl Apple als auch AMD haben mit leistungsstarken KI-Beschleunigungs-Engines, die direkt in ihre Chips integriert sind, bereits Fortschritte gemacht, und Microsoft war auch damit beschäftigt, Windows mit neuen Funktionen auszustatten, um benutzerdefinierte KI-Beschleunigungs-Engines zu nutzen. Nach Ankündigungen von Intel, AMD und Microsoft letzte Woche über das kommende Zeitalter der KI für PCs befasste sich Intel eingehender mit der Frage, wie es die aufkommende Klasse von KI-Workloads mit eigenen benutzerdefinierten Beschleunigungsblöcken auf seinen Consumer-PC-Chips bewältigen wird.

Intel hat ein paar neue Renderings der Meteor-Lake-Chips geteilt, und wir haben bereits während der Hot Chips 2022 über das gesamte Hardware-Design berichtet. Diese Chips werden die ersten sein, die den Intel 4-Prozessknoten und eine Reihe von TSMC-gefertigten Chiplets auf dem N5 und nutzen N6-Prozesse für andere Funktionen, wie die GPU- und SoC-Kacheln. Hier sehen wir, dass der Chip in vier Einheiten aufgeteilt ist, wobei eine CPU, eine GPU, ein SoC/VPU und eine I/O-Kachel mithilfe der 3D-Foveros-Verpackungstechnik von Intel vertikal auf einem Interposer gestapelt sind. Am Ende des Artikels haben wir außerdem eine weitere Folie mit detaillierteren Architekturdetails von der Hot-Chips-Konferenz eingefügt.

Der Fokus liegt hier auf der VPU-Einheit, aber lassen Sie sich nicht vom ersten Bild, bei dem es sich um die vereinfachte Illustration von Intel für die heutige Ankündigung handelt, in die Irre führen – die gesamte Kachel ist nicht der VPU gewidmet. Stattdessen handelt es sich um eine SoC-Kachel mit verschiedenen anderen Funktionen, wie I/O, VPU, GNA-Kernen, Speichercontrollern und anderen Funktionen. Diese Kachel basiert auf dem N6-Prozess von TSMC, verfügt jedoch über die Intel SoC-Architektur und die VPU-Kerne. Die VPU-Einheit verbraucht nicht die gesamte Die-Fläche, was gut ist – das würde bedeuten, dass Intel fast 30 % seiner Die-Fläche für eine Einheit verwendet, die zumindest zunächst nicht häufig verwendet wird. Wie wir weiter unten erläutern werden, wird es jedoch einige Zeit dauern, bis Entwickler das Anwendungsökosystem bereitstellen, das für die vollständige Nutzung der VPU-Kerne erforderlich ist.

Im obigen Album habe ich ein Bild von Intels Hot-Chips-Präsentation eingefügt, das die offizielle grafische Darstellung des Unternehmens der Funktionen auf dem I/O-Chip bietet. Ich habe auch eine Folie mit der Aufschrift „Abb.“ beigefügt. 8.’ Dieses Blockdiagramm stammt aus einem Intel-Patent, von dem allgemein angenommen wird, dass es das Meteor-Lake-Design skizziert, und es stimmt im Allgemeinen mit dem überein, was wir bereits über den Chip gelernt haben.

Intel wird weiterhin den stromsparenden KI-Beschleunigungsblock Gaussian Neural Acceleration integrieren, der bereits auf seinen Chips vorhanden ist und auf der SoC-Kachel im Diagramm mit „GNA 3.5“ gekennzeichnet ist (mehr dazu weiter unten). Sie können auch den „VPU 2.7“-Block erkennen, der den neuen Movidius-basierten VPU-Block umfasst.

Wie Intels stilisierte Darstellung ist auch das Patentbild nur eine grafische Darstellung ohne wirklichen Zusammenhang mit der tatsächlichen physischen Größe der Chips. Es ist leicht zu erkennen, dass die VPU-Kerne bei so vielen externen Schnittstellen wie Speichercontrollern, PCIe, USB und SATA, ganz zu schweigen von den Medien- und Anzeige-Engines und der Energieverwaltung, einfach nicht viel der Chipfläche beanspruchen können die SoC-Kachel. Derzeit ist nicht bekannt, wie viel Chipfläche Intel dieser Engine gewidmet hat.

Wischen Sie, um horizontal zu scrollen
Intel Meteor Lake Tile/Chiplet Hersteller / Knoten
CPU-Kachel Intel / „Intel 4“
3D-Foveros-Basisstanze Intel / 22FFL (Intel 16)
GPU-Kachel (tGPU) TSMC / N5 (5 nm)
SoC-Kachel TSMC / N6 (6 nm)
IOE-Kachel TSMC / N6 (6 nm)

source-109

Leave a Reply