Während der Computex 2023 hatte ich die Gelegenheit, die hoch aufragenden Büros von AMD in Taipeh, Taiwan, zu besuchen, mir die Ryzen AI-Demo des Unternehmens anzusehen und mit David McAfee, dem Corporate VP und GM des Client Channel Business, zu sprechen. Der Großteil unseres Gesprächs drehte sich um AMDs Bemühungen im Consumer-KI-Bereich, aber ich habe auch ein paar Fragen zu AMDs Einstellung zu Hybrid-CPUs eingeworfen. McAfee sagte mir, dass AMD eine andere Vision von Hybridprozessoren hat als Intel, um die Komplexität zu vermeiden, die Intel gezwungen hat, die AVX-512-Unterstützung von seinen Chips zu entfernen.
Ich habe AMD CTO Mark Papermaster vor zwei Wochen in Antwerpen, Belgien, interviewt. Er sagte mir, dass wir in zukünftigen AMD-Clients „Hochleistungskerne gemischt mit energieeffizienten Kernen gemischt mit Beschleunigung“ sehen würden [consumer] Dies deutet darauf hin, dass AMD, wie Intel zuvor, in Zukunft ein Hybrid-CPU-Ausführungskerndesign einführen wird. Das war nicht allzu überraschend – wir haben bereits vor Monaten in den Softwarehandbüchern von AMD die ersten Anzeichen für zwei verschiedene CPU-Kerntypen gesehen. Darüber hinaus legt AMD mit seinen kommenden EPYC Bergamo-Chips mit kompakten Zen 4c-Kernen wie Leistungskernen bereits den Grundstein.
AMDs aktuelle Ryzen-7040-Laptop-Chips verfügen bereits über ein Hybrid-Design, jedoch nicht mit zwei verschiedenen Arten von CPU-Kernen. Stattdessen verfügt der Ryzen 7040 nur über einen einzigen CPU-Kerntyp, gepaart mit einer integrierten KI-Beschleuniger-Engine, die unabhängig von den CPU- und GPU-Kernen arbeitet. Diese Engine bietet Vorteile für bestimmte Arten von KI-Inferenz-Workloads, aber die CPU- und GPU-Kerne sind für andere Arten von Inferenz besser. Der Trick besteht also darin, die verschiedenen KI-Arbeitslasten auf die richtigen Kerntypen zu leiten, um die beste Leistung und Energieeffizienz zu erzielen.
Das Hinzufügen separater CPU-Kerne für Leistung und Effizienz in diesen Mix würde eine weitere Rechenoption für KI-Inferenz-Workloads einführen, und ich habe McAfee gefragt, ob es konzeptionell machbar wäre, dass Effizienzkerne für die KI besser wären als ein dediziertes Stück Silizium (die KI). Motor). McAfee erklärte, dass der strikte Fokus der KI-Engines auf KI-spezifische Vorgänge ihnen einen Effizienzvorteil gegenüber jedem Allzweck-CPU-Rechner verschaffen würde – sogar einem Effizienzkern.
Dann gingen wir zur Diskussion der Hybridchips von Intel über, die über zwei Arten von Kernen verfügen, von denen jeder seine eigene, einzigartige Mikroarchitektur aufweist. Das hat zu interessanten Problemen geführt: Intels Performance-Kerne unterstützen AVX-512, die kleineren Effizienzkerne jedoch nicht. Dies führte dazu, dass Intel die AVX-512-Unterstützung vollständig deaktivierte (am Ende zwangsweise), wodurch der eigene Chip nicht mehr funktionsfähig war und wertvolle Chip-Fläche verschwendet wurde.
Ich habe McAfee gefragt, was AMD von diesem Ansatz für Hybriddesigns hält.
„Was ich sagen möchte, ist, dass meiner Meinung nach der Ansatz von zwei sehr unterschiedlichen Leistungs- und Effizienzkernen mit sehr unterschiedlicher ISA-Unterstützung, IPC und Fähigkeiten nicht unbedingt der richtige Ansatz ist“, antwortete McAfee. „Ich denke, dass die Frage, was wo ausgeführt werden kann, viel komplexer wird, und da wir verschiedene Optionen für das Kerndesign geprüft haben, ist das nicht der Ansatz, den wir verfolgen.“
„Ich denke, wenn wir im Laufe der Zeit mehr davon einführen, werden Sie von uns einen Ansatz sehen, der die Vorteile berücksichtigt, die unterschiedliche Kern-Targeting bieten können, dies jedoch auf eine Art und Weise tut, die aus Anwendungsperspektive viel mehr ist , viel homogener.“
Wir wissen bereits, dass die Zen 4C-Effizienzkerne von AMD, die in den kommenden Bergamo-Serverchips verwendet werden, dieselben Befehle wie AVX-512 unterstützen werden wie die voll ausgestatteten Leistungskerne. Allerdings verfügen sie über eine reduzierte Cache-Hierarchie, um den Chip-Bereichsverbrauch zu reduzieren. Das Ziel, dass beide Kerntypen den gleichen IPC mit den Leistungs- und Effizienzkernen haben, ist wichtig. Im Gegensatz dazu haben Intels Effizienzkerne einen niedrigeren IPC als seine Leistungskerne (was zu Kompromissen bei anderen E-Core-Zielen wie Sierra Forest führen könnte).
„ISA hat vor allem dadurch, dass es konsistent bleibt, wo ein Workload auf jedem Kern ausgeführt werden kann, dramatische Vorteile“, sagte McAfee. „Und selbst wenn man sich heute eine Ryzen-Desktop-CPU anschaut, ist die Art und Weise, wie der Windows-Scheduler konfiguriert ist, die Fähigkeit, schnellere, langsamere usw. Kerne zu identifizieren und Threads je nach Rangfolge oder Fähigkeit innerhalb eines.“ CPU: Das ist eine gut etablierte Technik, die wir schon seit geraumer Zeit verwenden. Dies führt dann unserer Meinung nach dazu, einen Mechanismus zu verwenden, bei dem die Leistungsfähigkeit der Kerne konsistenter ist.
„Dies ist eine weitaus bewährtere Möglichkeit, mehrere verschiedene Kern-Targeting-Typen in ein Design zu integrieren. Ich denke, dass der Intel-Ansatz eine Menge Komplexität in die Art und Weise mit sich bringt, wie er funktioniert. Und ich denke, unsere Analyse war genau das. I Ich glaube nicht, dass wir diesen Weg auf die gleiche Weise einschlagen werden wie sie, wenn es um einen Ryzen-Prozessor geht.“ McAfee kam zu dem Schluss.
Im Gegensatz zu Papermaster machte McAfee keine Angaben dazu, ob und wann Hybrid zu Ryzen kommen würde, und wir wissen nicht, wo AMD erstmals eine Hybridarchitektur mit Ryzen einführen würde, sei es mit einer monolithischen APU oder einem seiner Chiplet-basierten Modelle. Es ist jedoch klar, dass AMD sich eine hybride Zukunft vorstellt, die die Kompromisse vermeiden würde, die wir bei Intels Designentscheidungen hinter den Alder- und Raptor-Lake-Prozessoren gesehen haben.
Einige von AMDs eigenen Entscheidungen basieren möglicherweise auf der Analyse von Intels Fehltritten, oder es war einfach nur der gesunde Menschenverstand, IP mit der bestehenden Kernarchitektur wiederzuverwenden – es ist weitaus einfacher, eine Mikroarchitektur zu optimieren, als sich auf ein völlig neues Design einzulassen. In beiden Fällen würde die Möglichkeit, die Unterstützung für AVX-512 beizubehalten, AMD wahrscheinlich einen Leistungsvorteil bei vektorisierten Arbeitslasten verschaffen, vorausgesetzt, Intel folgt nicht diesem Beispiel.
Umgekehrt könnte man argumentieren, dass Intels Ansatz, eine separate Mikroarchitektur zu haben, die auf den Betrieb mit geringerem Stromverbrauch abgestimmt ist, ein besserer Ansatz ist, wenn dieser auch mit einer einheitlichen ISA-Unterstützung für beide Kerntypen gepaart wäre. Wenn Intel seine ISA-Nichtübereinstimmung mit Meteor Lake korrigiert und die Unterstützung für AVX-512 für beide Kerntypen beibehalten hat, könnte sich dies auch als leistungsstarke Kombination erweisen.
In jedem Fall ist klar, dass AMD zwar mit einem Hybrid-Design an zweiter Stelle auf dem Markt wäre, aber einen ganz anderen Ansatz verfolgen wird. Nur die Zeit wird zeigen, wie sich die beiden Techniken in den Benchmarks schlagen.