Das renommierte Computerunternehmen Cadence System hat die weltweit erste 128GT/s PCIe 7.0 IP over Optics vorgestellt und damit das in dieser Technologie steckende Potenzial demonstriert.
Cadences neueste PCIe 7.0 IPs zielen auf rasend schnelle Geschwindigkeiten und Effizienz ab und sind ein Highlight auf der DevCon
[Press Release]: Die PCI-SIG DevCon 2024 war ein großer Erfolg für Cadence. Wir haben den Blog gepostet, Cadence stellt auf der PCI-SIG DevCon ’24 eine komplette PCIe 7.0-Lösung vor einen Tag vor der Veranstaltung, um für unsere IP-Lösungen für PCIe 7.0 zu werben, was zu viel zusätzlichem Verkehr an unserem Stand führte. Alle Teilnehmer waren begeistert, als Cadence die Robustheit der TX- und RX-Funktionen von 128GT/s PCIe 7.0 IP über einen realen, latenzarmen, nicht neu getakteten linearen optischen Anschluss demonstrierte.
Wir haben über die gesamte Dauer der Veranstaltung, die sich über zwei volle Tage ohne Pause erstreckte, eine konstante, beeindruckende Pre-FEC-BER von ~3E-8 erreicht und beibehalten (PCIe-Spezifikation erfordert 1E-6). Dies bietet einen ausreichenden Spielraum für RS FEC. Wie im Bild unten zu sehen, weisen die Histogramme des Receiver Eye PAM4 eine gute Linearität und einen guten Spielraum auf. Dies ist die weltweit erste stabile Demonstration von 128 GT/s TX und RX über handelsübliche optische Anschlüsse – bei weitem die Hauptattraktion der DevCon in diesem Jahr.
Als führender PCIe-Experte hat unser PCIe-Controller-Architekt Anish Mathew seine wertvollen Erkenntnisse zu einem wichtigen Thema geteilt: „Auswirkungen von UIO ECN auf PCIe-Controller-Design und -Leistung“ und dabei die Fortschritte hervorgehoben, die das Cadence-Designteam bei der Umsetzung dieser Implementierung gemacht hat. Zusammenfassend war Cadence mit einer Rekordzahl an PCIe-Demos auf der Demofläche dominierend vertreten:
- PCIe 7.0 über Optik
- PCIe 7.0 elektrisch
- PCIe 6.0 RP/EP-Interop Back-to-Back
- PCIe 6.0-Protokoll im FLIT-Modus mit Lecroy Exerciser (am Cadence-Stand)
- PCIe 6.0-Protokoll im FLIT-Modus (am Lecroy-Stand)
- PCIe 6.0 JTOL mit Anritsu- und Tektronix-Geräten (am Tektronix-Stand)
- PCIe 6.0-Protokoll mit Viavi Protocol Analyzer (am Viavi-Stand)
- PCIe 6.0 System Level Interop Demo mit Gen5-Plattform (am Stand von SerialTek)
Das Cadence-Team und seine Partner haben bei der Koordination und Einrichtung der Demos, die reibungslos funktionierten, großartige Arbeit geleistet. Dies war der Höhepunkt vieler Wochen harter Arbeit und Hingabe. Vier verschiedene Anbieter präsentierten unsere IP für PCIe 6.0. Sie erregten viel Aufmerksamkeit und führten den Verkehr zu uns zurück.
Nachrichtenquelle: Kadenz